تصميم و Verification لـ Crypto Engine Accelerator على الـ Hardware
- قريت وحللت أكتر من 500 paper، وشاركت في تطوير 4 architectures جديدة وموفرة في الـ area للـ AES state array، وصممت واحدة منهم بنفسي.
- نفذنا الـ RTL core بالـ SystemVerilog وعملناله verification بـ UVM testbench، بـ directed و constrained-random tests لحد ما قفلنا الـ functional coverage.
- ركبنا الـ accelerator على AHB bus بتاع ARM Cortex-M0، وشغلنا الـ SoC كله، وعملنا debugging للـ hardware والـ software مع بعض بـ bare-metal C drivers.





